目 录

第 1章 概述　1
1.1 计算机基础　1
1.1.1 计算机的基本结构　1
1.1.2 常用的名词术语和二进制编码　3
1.1.3 指令程序和指令系统　5
1.1.4 初级计算机　6
1.1.5 简单程序举例　9
1.1.6 寻址方式　12
1.1.7 微型机的体系结构　17
1.2 计算机软件　19
1.2.1 系统软件　19
1.2.2 应用软件　20
1.2.3 支撑(或称为支持)软件　20
1.3 80C51体系结构概要　20
1.3.1 80C51简介　20
1.3.2 80C51单片机的CPU结构　22
习题　25

第 2章 存储器　26
2.1 存储器　26
2.1.1 读写存储器(RAM)　26
2.1.2 只读存储器(ROM)　28
2.2 80C51中的存储器组织的特点　30
2.3 程序存储器　31
2.4 数据存储器　33
2.4.1 外部数据存储器空间　33
2.4.2 内部数据存储器　33
2.4.3 堆栈　36
2.4.4 特殊功能寄存器空间　37
习题　42

第3章 MCS-51指令系统　43
3.1 程序状态字　43
3.2 寻址方式　44
3.2.1 立即寻址　44
3.2.2 寄存器寻址　44
3.2.3 直接寻址　44
3.2.4 隐含寻址　45
3.2.5 间接寻址　45
3.2.6 变址寻址　46
3.3 数据传送　47
3.3.1 指令中的常用符号　47
3.3.2 内部RAM　48
3.3.3 外部RAM　50
3.3.4 查找表　51
3.4 算术指令　51
3.5 逻辑指令　54
3.6 布尔指令　56
3.7 跳转指令　58
3.7.1 无条件跳转指令　58
3.7.2 子程序调用与返回指令　59
3.7.3 条件跳转指令　60
3.8 MCS-51指令集小结　61
3.8.1 指令对标志位的影响　61
3.8.2 指令集小结　62
习题　65

第4章 汇编语言程序设计　67
4.1 汇编语言的格式　67
4.2 语句行的构成　68
4.2.1 标记　68
4.2.2 符号　71
4.2.3 表达式　71
4.2.4 语句　74
4.3 指示性语句　75
4.3.1 符号定义语句　75
4.3.2 存储空间初始化语句　76
4.3.3 起始语句　78
4.3.4 结束语句　78
4.4 汇编语言程序设计及举例　79
4.4.1 算术运算程序设计(直线运行程序)　79
4.4.2 分支程序设计　80
4.4.3 循环程序设计　80
4.4.4 字符串处理程序设计　84
4.4.5 码转换程序设计　87
习题　90

第5章 80C51的并行端口　94
5.1 80C51的引脚功能　94
5.2 基本输入/输出功能　97
5.2.1 80C51与I/O设备之间的接口信息　97
5.2.2 输出　98
5.2.3 输入　99
5.3 简单的人机接口　106
5.3.1 非编码键盘　106
5.3.2 7段LED显示　108
5.4 80C51并行端口的特点　113
5.4.1 并行端口的内部结构　113
5.4.2 并行端口的工作原理　115
5.4.3 并行端口的操作指令　115
5.4.4 各个并行端口的个性差异　116
5.4.5 并行端口特性小结　119
5.5 CPU与外设间数据传送的方式　120
5.5.1 查询传送方式　121
5.5.2 中断传送方式　124
习题　124

第6章 80C51的总线、时序与总线扩展　126
6.1 总线　126
6.1.1 引言　126
6.1.2 80C51的总线概念　128
6.2 80C51的时序　130
6.2.1 机器周期　130
6.2.2 外扩ROM的时序图　132
6.2.3 外扩RAM的时序图　133
6.3 扩展并行的I/O端口　135
6.3.1 利用并行总线扩展　135
6.3.2 8255A可编程并行I/O接口　136
6.3.3 8155可编程并行I/O接口　141
6.4 80C51与D/A转换器的接口　144
6.5 A/D转换电路与80C51的接口　148
6.5.1 概述　148
6.5.2 8位A/D转换器ADC0809与MCS-51单片机接口电路　149
6.6 80C51的复位　152
6.6.1 上电复位　153
6.6.2 复位电路设计　154
6.7 省电方式　155
6.7.1 CHMOS电源减少方式　155
6.7.2 电源下降方式　156
6.7.3 电源下降方式的使用实例　157
习题　158

第7章 中断　159
7.1 引言　159
7.1.1 为什么要用中断　159
7.1.2 中断源　159
7.1.3 中断系统的功能　160
7.2 **简单的中断情况　160
7.2.1 CPU响应中断的条件　161
7.2.2 CPU对中断的响应　162
7.3 80C51中的中断结构　162
7.3.1 中断启用　162
7.3.2 中断优先权　163
7.3.3 中断如何处理　163
7.3.4 80C51中与中断相关的寄存器　165
7.3.5 外部中断　166
7.3.6 响应时间　166
7.4 中断处理中需要考虑的一些问题　167
7.5 单步操作　169
习题　169

第8章 定时器/计数器　171
8.1 定时器0与定时器1的特性　172
8.2 与定时器0和定时器1相关的寄存器　172
8.3 T0和T1模块的电路结构与工作原理　174
8.3.1 循环累加计数寄存器　175
8.3.2 脉冲源选择电路　176
8.3.3 脉源控制电路　176
8.4 定时器/计数器的4种工作方式　177
8.5 定时器2　180
8.6 定时器/计数器的初始化编程与应用举例　182
习题　185

第9章 串行通信及80C51中的串行端口　187
9.1 串行通信　187
9.1.1 概述　187
9.1.2 串行接口标准EIA RS-232C接口　191
9.1.3 串行通信组网方式　193
9.2 80C51中的通用同步/异步收/发器USART模块　194
9.2.1 引言　194
9.2.2 USART模块相关的寄存器　196
9.2.3 USART模块的电路结构　199
9.2.4 USART模块的工作原理　200
9.2.5 多机通信的实现原理　205
9.2.6 UART接口的扩充方法和设计技巧　208
9.2.7 波特率与波特率发生器　209
9.2.8 80C51 USART的应用举例　211
习题　217

第 10章 抗干扰技术　219
10.1 引言　219
10.1.1 干扰的来源　220
10.1.2 干扰的分类　221
10.2 电源系统干扰　222
10.2.1 电源系统的组成　222
10.2.2 电源系统的一般抗干扰技术　224
10.2.3 开关电源的抗干扰技术　229
10.2.4 电源系统的异常保护法抗干扰　231
10.3 总线的抗干扰设计　234
10.3.1 控制器接口的抗干扰措施　234
10.3.2 存储器部分噪声的抑制　236
10.3.3 系统装配的抗干扰设计　236
10.4 接口电路抗干扰设计　238
10.4.1 概述　238
10.4.2 前向通道抗干扰技术　239
10.4.3 多路开关及其抗干扰设计　243
10.4.4 隔离放大器　244
10.4.5 V/F变换器　246
10.5 软件的抗干扰设计　250
10.5.1 概述　250
10.5.2 本质可靠性程序设计　252
10.5.3 数字量I/O通道中的软件抗干扰　253
10.5.4 软件执行过程中的抗干扰设计技术　255
10.5.5 程序运行中的数据保护　261
10.5.6 故障的恢复处理　263
10.5.7 软件容错技术　266
10.5.8 数字滤波技术　267
习题　267

第 11章 单片机系统设计*　269
11.1 单片机控制系统设计的要求和步骤　269
11.1.1 系统设计的基本要求　269
11.1.2 系统设计的特点　270
11.1.3 确定系统总体控制方案　270
11.1.4 建立数学模型和确定控制算法　270
11.1.5 单片机和接口电路的选择　271
11.1.6 系统总体设计　271
11.2 设计举例——单片机控制交流变频调速系统　273
11.2.1 系统组成与工作原理　273
11.2.2 系统硬件设计　274
11.2.3 系统软件设计　279
11.2.4 系统抗干扰措施　283
习题　285

参考文献　286